台积电传出将在本周开始试产2纳米制程，而其最大客户苹果计划在2025年首度使用2纳米制程，应用于iPhone 17。同时，台积电开发的下一代3D先进封装平台SoIC（系统整合芯片）也将导入苹果新一代M5芯片。
2纳米制程与市场期待
与3纳米制程相比，2纳米制程在相同功率下预计可将速度提高10%至15%，或在相同速度下将功率降低25%至30%。根据工商时报报导，市场传出，台积电2纳米测试、生产与零组件等设备已在第二季初入厂装机，本周将在新竹宝山的新建晶圆厂进行2纳米制程试产。
据悉，苹果将拿下台积电2025年首波2纳米制程产能，而下世代3D先进封装平台SoIC也将用于苹果新一代M5芯片的量产，预计2026年SoIC产能将大幅增长数倍。
SoIC技术与应用
随著SoC（系统单芯片）越做越大，未来12吋晶圆可能仅能摆放一颗芯片，这对晶圆代工厂的良率及产能都是巨大挑战。SoC技术将多个不同功能的芯片整合到一个单一芯片上，包括中央处理器（CPU）、图形处理器（GPU）、记忆体和通讯模组等，以实现完整的系统功能，常用于行动装置、嵌入式系统和各种消费性电子产品。
为应对这一挑战，台积电等公司加速研发SoIC技术，通过立体堆叠芯片技术满足SoC所需的电晶体数量、接口数、传输品质及速度等要求，同时避免芯片尺寸持续放大，利用不同制程来降低芯片成本。SoIC是台积电开发的高密度3D小芯片堆叠技术，适用于十纳米及以下的先进制程，通过Chip on Wafer（CoW）封装技术将不同尺寸、功能和节点的晶粒进行异质整合，实现更好的性能和更小的封装体积。
市场与产能预期
目前SoIC技术仍处于开发阶段，相关概念股主要集中于台湾的半导体产业链，潜在公司包括台积电、弘塑、辛耘和均华等。SoIC技术核心是将多个不同功能芯片垂直堆叠，形成紧密的三维结构，其中混合键合技术（Hybrid Bonding）是未来AI和HPC芯片互连的革命性技术，NVIDIA与AMD目前都在寻求将SoIC混合键合间距降至6um甚至4.5um，以推进AI芯片的极致算力。
台积电已投入大量资源研发SoIC技术，AMD MI300芯片是首个导入SoIC封装的客户，虽然仍处于良率起步阶段，但其他大厂也表现出极大兴趣。今年，台积电各大客户除了争取3纳米制程的更多产能外，也对SoIC封装技术展现高度兴趣。供应链透露，相较于AI芯片，苹果的SoIC制作相对容易。为准备产能给大客户，台积电明年的SoIC产能将至少扩大一倍，目前SoIC月产能约4000片，预计2026年将大幅增长数倍。
iPhone 18 才能采用2纳米制程？
然而，针对明年iPhone 17将采用台积电2纳米制程的传言，macrumors论坛报导，多次准确披露苹果消息、拥有25年半导体产业经验的微博用户「手机芯片专家」认为这纯属假消息。他表示：
「这是胡说八道的假新闻，2纳米要上量要到2025年底，iPhone 17根本赶不上。iPhone 17的处理器还是用3纳米，iPhone要等到iPhone 18才会有2纳米。看过产能规划表，就知道这又是无良媒体的报导。」
本文来自投稿，不代表科技讯立场，如若转载，请注明出处：https://www.kejixun.co/article/669144.html
